先進的合成及時序評估工具 英文正式版 DK Design Suite and PDK v5.0 SP4





軟體簡介:



DKDesignSuiteandPDKv5.0SP4英文正式版(先進的合成及時序評估工具)




軟體簡介：

CeloxicaDKdesignsuite提供以基於ANSI-C的Handel-C語言為基礎的高階設計方法，可

在硬體中快速設計和實現複雜的運算法，除了先進的合成及時序評估工具外，DK的區域和

延遲分析也可為快速最佳化提供佈局前的早期時序和區域評估。該設計工具除了能輸出特

定FPGA平臺EDIF格式外(包含Xilinx,Altera,Actel大部分的晶片)，它能輸出結構化的Verilog

和VHDL，並保留Handel-C原始碼的層次性，因此用戶能利用傳統的仿真工具來除錯Verilog

或VHDL輸出。HDL輸出能用於FPGA/可程式平臺，也可用於ASIC工具流程。CeloxicaDK將C語

言設計到FPGA的流程和方法最佳化，可讓軟體工程師、硬體設計者及系統架構設計師維持

高性能的FPGA方案，並同時加速高可靠性、高速通訊的設計，以及從概念到實現的ASIC替

代方案。